

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-200172

(43)Date of publication of application: 31.07.1997

(51)Int.Cl.

H04J 3/06

H04J 3/00

(21)Application number: 08-026118 (22)Date of filing:

19.01.1996

(71)Applicant: NEC CORP

(72)Inventor: TAKAHASHI TSUGIO


(54) DELAY FLUCTUATION ABSORBING METHOD FOR SDH TRANSMISSION SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To suppress a delay fluctuation of a reception station side of the synchronous digital hierarchy(SDH)

transmission system sufficiently small.

SOLUTION: In the SDH transmission system applying mapping/demapping to an ascynchronous signal, a de-mapped ascynchronous signal is once stored in an FIFO memory in an FIFO section 4 at a receiver station side. Then the delay fluctuation of a receiver station side is minimized by reading the stored asynchronous signal one by one frame each in a timing of '125µsec×(received AU pointer/783) + a prescribed time'.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-200172 (43)公開日 平成9年(1997) 7月31日

(51) Int.Cl. ⁶		識別配号	庁内整理番号	FΙ			技術表示箇所
H04J	3/06			H04J	3/06	Z	
	3/00				3/00	U	

審査請求 有 請求項の数3 FD (全8 頁)


(21)出願番号	特膜平8-26118	(71)出額人 00000423		
		日本電気	株式会社	
(22) 出顧日	平成8年(1996)1月19日	東京都港	区芝五丁目7番1号	
		(72)発明者 高橋 次	男	
		東京都港	東京都港区芝五丁目7番1号 日本電気機	
		式会社内		
		(74)代理人 弁理士	境 廣巳	

(54) 【発明の名称】 SDH伝送システムの遅延変動吸収方法

(57)【要約】

【課題】 SDH伝送システムの受信局側の遅延変動量を十分小さく抑圧する。

【解決手段】 非同期信号をマッセング、ディマッセン グするSNH伝送システムにおいて、受信局側におい て、ディマッセングされた非向期信号をFIFの部 4内 のFIFのメモリに一旦蓄積する。そして、この蓄積し 北非即間信号を「125g。ccょ (受信したAUポインタ値/783) +一定時間」のタイミングで、1フ レームギつ読み出すことにより、受信局側の運転変動を 最小に抑える。



【特許請求の範囲】

【請求項1】 非同期信号をマッピング、ディマッピン グするSDH伝送システムにおいて、

受信局側において、ディマッピングされた非同期信号を FIFOメモリに一旦蓄積し、該蓄積した非同期信号 を、「125月28 cc × (受信したんじポインダ値/7 83) +一定時間」のタイミングで、各フレームずつ読 み出すようにしたことを特徴とするSD H伝送システム の解化を輸換及方法。

【請求項2】 TUポインタ値を間定化し、且つ、マージンである定数をなとしたとき、「125μsec+ (125μsec+ (125μsec+) エアロボインタ値/104+ α」で与えられる値を前記一定時間とすることを特徴と する請求項1記載のSDH伝送システムの選逐変動吸収 方法。

【請求項3】 非同期信号としてキャリアリレー信号を 伝送することを特徴とする請求項2記載のSDH伝送シ ステムの遅延変動吸収方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はSDH(Synchronous Digital Hierarchy) 伝送システムを用いてキャリアリレー信号などの信号を 伝送する場合に問題となる選延交動時間を卵圧するSD H伝送システムの運旋変動吸収方法に関する。

[0002]

【従来の技術】図8はSDH伝送システムにおける多重 化構造の基本構成図であり、SDH伝送システムのクロ ックと専門期於1.544Mb/s信号をSDH伝送シ ストムマッピング、ディマッピングする場合を例にし ている

【0003】図8に示すように、非同期1.544Mb /s信号は、SDH伝送システムの送信局側において、 まずC (Container)の一種であるC-11に マッピングされる。次に、C-11にPOH(パスオー バヘッド) が付加されて、低次バーチャルコンテナ (L ower order Virtual Contai ner)の一種であるVC-11が生成され、更に、T Uポインタが付加されたTU (Tributary U nit)の一種であるTU-11が生成される。ここ で、TUボインタは、低次VCをTUに収容する際に、 そのTUが収容されている高次VCのフレーム位相と低 次VCのフレーム位相の時間差を、アドレスで示すため のポインタである。次に、同一種類のTUを1個あるい は複数個束ねたTUG (Tributary Unit Group)の一種であるTUG-2が生成され、更 にTUG-2を多重化してPOHを付加した高次バーチ ャルコンテナの一種であるVC-3が生成され、次い で、AUポインタが付加されたAU (Administ rative Unit)の一種であるAU-3が生成

される。ここで、AUポインタは、高次VCをAUに収 容する際に、そのAUが収容される同期転送モジュール のフレーム位相と、高次VCのフレーム位相の時間差 を、アドレスで示すためのボインタである。そして、A U-3を1個あるいは複数個東ねたAUG(Admin istrative Unit Group)が生成さ れ、最後に、SOH (Section Over He ad)を付加したSTM-0 (Synchronous Transfer ModuleLevel 0)が 生成され、光ファイバケーブル等を通じて受信局側に送 られる。なお、STM-Oの代わりに、STM-1、S TM-4, STM-16が使用される場合もある。 【0004】他方、受信局側においては、送信局側と逆 の手順で、STM-0から、AUG, AU-3, VC-3. TUG-2. TU-11. VC-11. C-11₺ 経て、非同期1.544Mb/s信号が分離される。 [0005]

【発明が解決しようとする機関】ところで、SDH伝送システムは、絶対運延量が小さい反面、運延変動量が出き動力が、これは、SDHにおいては、伝送フレームと多重化される情報のフレームとのずれをAUポインク、TUポインタと呼ばれるオフセット値(アドレス中、TUポインタと呼ばれるオフセット値(アドレス中、大型が低く指して対象が低く指して対象が低く指して対象がある。運転変動はSDH伝送システムの情能によっては送ば馬脚を主し中継があるは「経過策して対象は、CDグラルンでは、大型を表しまるが、当然に受信局間においても発生するが、当然に受信局間においても発生する。本発明は、この受信局間においても発生する。本発明は、この受信局間においても発生する。本発明は、この受信局間においても発生する。本発明は、この受信局間においても発生する。本発明は、この受信局間においても発生する。

[0006] 一般に受信剛総選延変動量は、AUポイン ク処理での選延変動量とTUポインク処理での選延変動 量との和となる。一般にポインク処理用のビットバッフ 下容量は最低でも3ビット必要とされるため、AUポイ ンク処理では、

 $156 \text{ nsec} (1/6.4 \text{ MHz}) \times 3 = 0.468$ usec

の遅延変動量となり、TUポインタ処理では、

0. $578\mu sec (1/1.728MHz) \times 3 = 1.736\mu sec$

の遅延変動量となる。従って、受信局側全体では、約 $2.2\mu sec$ の遅延変動量となる。

[0007] このような運転を動は、運転変動機の制限 が酸しい信号、例えば電力機が開キャリアリレー信号 の伝送を行う場合には問題となる。即ち、キャリアリレ ーシステムは送電線の両端における同時刻の送電線電流 値等の情報をキャリアを用いて伝送して比較することに よりなのである。 が成立して必要な体験を行うステ ムであり、受傷においては、送婚からのデータの伝送運 延時間が野知でかつ変動しないことを前提として、受媒 側における同時刻の送電線電流値と比較しているため、 或る程度の絶対遅延時間は許容できるが、伝送遅延時間 の変動には厳しい制限が課せられるためである。

【0008】なお、SDH伝送システムを用いてキャリ アリレー信号を伝送する従来の技術として、特開平5-160804号公報に見られる技術がある。この従来技 術は、SDHフレームにおけるDCC (Data Co mmunication Channel)の位置がフ レーム中において固定であり伝送遅延時間の変動を受け ない点に着目し、キャリアリレー信号をDCCを用いて 伝送するものである。しかし、DCCで伝送できるデー タ量はペイロードで伝送できるデータ量に比べて遙に少 ないため、大容量のキャリアリレー信号の伝送には適さ ない。本発明は、ペイロードで伝送される信号の遅延変 動を仰圧しようとするものである。

[0009]

【課題を解決するための手段】本発明は、非同期信号を マッピング、ディマッピングするSDH伝送システムに おいて、受信局側において、ディマッピングされた非同 期信号をFIFOメモリに一旦蓄積し、該蓄積した非同 期信号を、

125 μsec×(受信したAUポインタ値/783) +一定時間

のタイミングで、各フレームずつ読み出す。 【0010】ディマッピングされた非同期信号をFIF Oメモリに一旦蓄積し、この蓄積した非同期信号を、受 信局側のポインタ処理による遅延変動の影響を受けない 或る基準とする位置から一定時間経過後のタイミングで 読み出すと、絶対遅延時間は増大するが、ポインタ処理 による遅延変動はその増大した絶対遅延時間内で吸収さ れ、遅延変動を抑圧することができる。

【0011】ここで、ポインタ処理による遅延変動の影 響を受けない或る基準とする位置として、本発明では、 受信したAUポインタ値、つまり未だポインタ処理され ていない受信時点のAUポインタ値が示すペイロード内 のJ1 (VC-3の先頭)の位置を使用する。但し、A Uポインタ値は、図1のSTM-0フォーマット図のペ イロード部分に記入するように0から782までの値を とるが、例えば86から87, 173から174の箇所 のように次の行に移る際にはSOHを跨がるため、AU ポインタ値と J1位置との関係は、図2の実線21に示 すようにリニアにならない。そこで、AUポインタ値が ... (1)

Oから782まで変化したときJ1の位相が125us e c変化することから、125 usec×(受信したA Uポインタ値/783)によってJ1の位置を補正し、 図2の一点鎖線22に示すようにSOHの影響を取り除 いてAUポインタ値に対してリニアに変化するようなJ 1位置を求め、この補正後のJ1の位置を基準にする。 【0012】また、上記(1)式における一定時間は、 絶対遅延時間ができるだけ短くなるように定められる。 絶対遅延時間は、各多重分離時における固定遅延時間に 加えてTUポインタ値で示される位置も関係する。この ため、TUポインタ値が可変であると上記一定時間も可 変にする必要があり、制御が複雑になる。そこで、本発 明では、TUポインタ値を固定化する。そして、AUポ インタで示されるJ1の次のバイトがTUレベルのV1 に当たり、TU内のポインタ値はV1とV2で示され、 ポインタ値0がV2の次のバイトであり、またTUポイ ンタ値は0から103までの104値(26×4)を取 るので、マージンとしての定数をαとしたとき、下記の 式(2)で与えられる値を前記一定時間とする。

125μsec+(125μsec×4)×TUポインタ値/104+α

す。

例えばTUポインタ値0の場合は、V2までの1フレー ム分+α、つまり、125μsec+(125μsec ×4)×0/104+α=125μsec+αとなる。 また、TUポインタ値103の場合は、次のV2の手前 のバイト $+\alpha$ 、つまり、 125μ sec+ $(125\mu$ s $e c \times 4) \times 103/104 + \alpha = 620 \mu s e c + \alpha$ となる。

[0013]

【発明の実施の形態】次に本発明の実施の形態の例につ いて図面を参照して詳細に説明する。

【0014】図3は本発明を適用したSDH伝送システ ムを用いて非同期信号を伝送する場合の基本構成例を示 1. 非同期1.544Mb/s信号を伝送する場合を示 す。キャリアリレー信号などの非同期1.544Mb/ s信号は、送信局側において従来と同様にC-11にマ ッピングされた後、VC-11, TU-1, TUG-

2, VC-3, AU-3, AUGを経てSTM-0に多 重化され、光ファイバケーブル等を通じて受信局側に送 られる。受信局側においては、送信局側と逆の手順で従 来と同様にSTM-0から、AUG, AU-3, VC-3, TUG-2, TU-11, VC-11, C-11& 経て、非同期1.544Mb/s信号が多重分離され る。そして、本発明では、この多重分離された非同期 1.544Mb/s信号をFIFOメモリに一旦蓄積 し、AU-3の処理を行う部分において生成した所定の タイミング信号TCに同期して、各フレームずつ読み出

... (2)

【0015】図4は受信局側の構成例を示すブロック図 である。同図において、処理部1は送信局側から受信し たSTM-0およびラインクロック(51.84MH z)を入力し、STM-0からAUG, AUGからAU -3の分離を行う部分、処理部2はAU-3からVC- 3, VC-3からTUG-2, TUG-2からTU-1
1, TU-11からVC-11の分離を行う部分、処理
部3はVC-11からC-11への分離を行って非同期
1.544Mb/s信号D1とクロックC1とを出力する部分であり、TUボインタ値を固定化するためにこれらは全て同じ装置内クロック(19MHz/6MHz)に同期と気動作する。

【0016】また、FIFO部4は、短導部3から出力 された押刷期1.544Mb/s信号D1をクロックC 1に開閉して内部のFIFOメモリに書き込み、タイミ ング信号でTCに開閉して各フレームずつ押回期1.54 4Mb/s信号をFIFOXモリから設み出し、フロク(1.544MHz)C2と共に出力する部分であっ

【0017】更に、タイミング信号生産部5は、FIF の部4に与えるタイミング信号TCを生成する部分であ り、処理部1からそこで解析された人しポインタ値が入 力され、またラインクロックも入力される。このタイミ ング信号生成部5は、人Uボインタ値とシステム固定の TUボインタ値とに基づいて、前述した式(1)。

(2) に使ってタイミング信号中でを生成する。 【0018】タイミング信号生成部5は、例えば図5に 示すように、ROM51と加算器52とカウンタ53と で実現することができる。ここで、ROM51には、0 から782までの各アドレス値に対応する記憶域に、

「125µsec×(アドレス値/783)」の計算結果 無が手め配憶されており、図4の処理部からのAしポインタ値をアドレス入力として、該当する記憶処に記憶された計算結果を加算器52に出力する。加算器52は、 ROM51から出力された計算結果と、前記式(2)で 求められる一定時間とを加重し、加算結果をカウンタ5 3にロードする。カウンタ53はラインクロック(5 1.84MH2)でカウントサウンし、カウント値のに なると、タイミング信号下Cを出力する。なお、一定時間も夢裏した計算結果をROM51に記憶しておけば、加速器92は不過である。

[0019]またFIFO部4は、例えば図6に示すように、FIFOメモリ41、読み出しクロック生典回路42、D型フリップフロップ43、44およびアンドゲート45で構成できる。図6において、FIFOメモリ41には処理部3から出力される非期期1.54を発した。後に、タイミング高ラアがかイレベルに変化すると、アンドゲート45の出力が整置内クロックに同じてすると、アンドゲート45の出力が整置内クロックに同じ、読み出しクロック生成回路42はこのアンドゲート45の出力がツインベルとなるタイミングを起として、装置カインベルとなるタイミングを起として、表質カインベルとなるタイミングを起として、表質カイング・251、84MHz)から生成した読み出しクロック(1.544MHz)をFIFOメモリ4に加え、非同期1.544MHz)をFIFOメモリ41に加え、非同期1.544MHz)をFIFOメモリ41に加え、非同期1.544MHz)をFIFOメモリ41に加え、非同期1.544MHz)をFIFOメモリ41に加え、非の間割1.544MHz)をFIFOメモリ41に加え、非の間割1.544MHz)をFIFOメモリ41に加え、非の間割1.544MHz)をFIFOメモリ41に加えまりました。このと

き、読み出しクロック生成回路42は、1フレーム分の 読み出しに必要な数の読み出しクロックを発生すると、 次にアンドゲート45の出力がハイレベルになるまで読 み出しクロックの発生を停止する。

【0020】図7は図4の受信局側におけるタイムチャートの一例を示す。同図において、受信フレーム(A)は図4の処理部1で受信されるフレームに、A U・3 装置内フレーム(B)は図4の処理部1でA Uボインク処理された後のフレームに、T U・1 1フレーム(C)は図4の処理部2でTUボインク処理された後のフレームに、1・5 4 4 Mb / sのデータ出力(D)は処理部13、から出力される手即期15・5 4 4 Mb / s 信号 D 2 に、F I F Oで 運転収収役の出力(E)は図4のF I F O 4 から出力される手即期1・5 4 4 Mb / s 信号 D 2 に、それぞれが起くている。

【0021】図7に示すように、AU-3装置内フレム(B)では、VC-3の先頭(J1)はAUボインタにかめるビットパッファの非等位相範囲内で運転変動が発生している。他方、TU-11フレーム(C)では、本実絶所ではTUボインタを固定化しているためTUボインタにかかる遅延変動はなく、VC-11の先頭(V5)はTUボインタ値で示される位置+固定選逐の箇所に存在する。長って、1.544Mb/sのデータ出力(D)はAU-3装置内フレーム(B)の受ける遅延変動がだり遅延変動ができな変動がよるとで、4.544Mb/sのデータ出力(D)はAU-3装置内フレーム(B)の受ける遅延変動がたけ遅延変動がこりま変変変動する。

【0022】この遅延変動を抑圧するため、本実施例で は、先ず受信フレーム(A)におけるJ1位置を図7の 受信フレーム (A') の補正後のJ1位置のように補正 する。この補正は、前記 (1) 式における「125μs e c× (受信したAUポインタ値/783)」の計算に 相当する。そして、この補正後のJ1位置より前記 (2)式で示される一定時間遅延させたタイミングでF IFOメモリ41からデータを読み出す。この読み出し たものが、図7の(E)であり、常に補正後のJ1に同 期している。なお、図7ではV5の箇所についてのみ示 しているが、TU-11フレームではV5に相当する他 のフレームの位置は固定バイト (1固定)となってお り、位置が明確なので、他フレームでもV5の場合と同 様の処理が可能である。ここで、タイミング信号生成部 5においてJ1の位置補正をラインクロック51.84 MHzを用いて行う場合の時間的精度は約156nse c (1/6.4MHz)±20nsecであり、更にタ イミング信号TCをFIFO部4で装置内クロック5 1.84MHzに乗せ替えるための時間的精度は-20 nsec~+40nsec程度なので、FIFOメモリ から読み出される非同期1.544Mb/s信号の遅延 変動は156nsec-20nsec~156nsec +40nsecとなる。

[0023]

【発明の効果】以上説明したように、本発明によれば、

SDH伝送システムで非同期信号を伝送する際の受信局 側遅延変動時間を大幅に低減することが可能となる。

【図面の簡単な説明】 【図1】STM-0のフォーマットを示す図である。

【図2】AUポインタ値と、J1位置、補正後のJ1位 置との関係を示す図である。

【図3】本発明を適用したSDH伝送システムを用いて 非同期信号を伝送する場合の基本構成例を示す図であ

【図4】本発明を適用したSDH伝送システムの受信局 側の構成例を示すブロック図である。

側の構成例を示すプロック図である。 【図5】タイミング信号生成部の構成例を示すプロック 図である。

【図6】FIFO部の構成例を示すブロック図である。 【図7】受信局側におけるタイムチャートの一例を示す 【図1】 図である。

【図8】SDH伝送システムにおける多重化構造の基本

構成図である。 【符号の説明】

1~3…処理部

4…FIFO部

41…FIFOメモリ

42…読み出しクロック生成回路

43,44…D型フリップフロップ

45…アンドゲート 5…タイミング信号生成部

51...ROM

5 2…加算器 5 3…カウンタ

ベイロード

SOH

